This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of

K. WATANABE et al

Serial No. 09/939,589

Group Art Unit: 2133

Filed: August 28, 2001

Examiner: D. Gandhi RECEIVED

For: SEMICONDUCTOR INTEGRATED CIRCUIT HAVING

A SELF-TESTING FUNCTION

MAY 2 6 2004

Technology Center 2100

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

May 25, 2004

Sir:

Submitted herewith is a certified priority document (JP 2000-298525) of a corresponding Japanese patent application for the purpose of claiming foreign priority under 35 U.S.C. § 119. An indication that this document has been safely received would be appreciated.

Respectfully submitted,

Daniel J//Stanger

Registration No. 32,846 Attorney for Applicant(s)

MATTINGLY, STANGER & MALUR, P.C. 1800 Diagonal Road, Suite 370 Alexandria, Virginia 22314

Telephone: (703) 684-1120 Facsimile: (703) 684-1157

Date: May 25, 2004

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年 9月29日

出 願 番 号

Application Number:

特願2000-298525

出 願 人 Applicant(s):


株式会社日立製作所

Serial No.09/939,589 Filed:8/28/01 Mattingly, Stanger & Malur, P.C. ASA-1026

2001年 8月17日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

H00002151

【提出日】

平成12年 9月29日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 27/04

【発明者】

【住所又は居所】

東京都青梅市新町六丁目16番地の3 株式会社日立製

作所 デバイス開発センタ内

【氏名】

渡邊 圭紀

【発明者】

【住所又は居所】

東京都青梅市新町六丁目16番地の3 株式会社日立製

作所 デバイス開発センタ内

【氏名】

原田 卓

【発明者】

【住所又は居所】

東京都青梅市新町六丁目16番地の3 株式会社日立製

作所 デバイス開発センタ内

【氏名】

上野 聡

【特許出願人】

【識別番号】

000005108

【氏名又は名称】 株式会社日立製作所

【代理人】

【識別番号】

100089071

【弁理士】

【氏名又は名称】

玉村 静世

【電話番号】

047-361-8861

【手数料の表示】

【予納台帳番号】 011040

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体集積回路

【特許請求の範囲】

【請求項1】 入力された複数チャネル分のパラレル信号をシリアル信号に変換して出力するための送信回路と、

入力されたシリアル信号をパラレル信号に変換して出力するための受信回路と

上記送信回路に供給されるテストパターン信号を発生するためのテストパターン発生回路と、

上記パターン発生回路によって発生されたテストパターン信号を上記送信回路 に選択的に供給するための第1セレクタと、

上記送信回路の出力信号を上記受信回路に選択的に取り込むための第2セレク タと、

上記受信回路の出力信号からテストパターンの誤りを検出するためのテストパターン合否判定回路とを含む半導体集積回路であって、

上記テストパターン発生回路は、上記パラレル信号に対応する複数チャネル分のランダムパターンを発生するための第1論理回路群を含んで成り、

上記テストパターン合否判定回路は、上記受信回路から先に出力された複数チャネル分のパラレル信号を保持可能な第2論理回路群と、上記第2論理回路群の保持信号に基づいて、上記受信回路から新たに出力されるパラレル信号の期待値を生成するための第3論理回路群と、上記受信回路から現在取り込まれた複数チャネル分のパラレル信号と上記第3論理回路群で生成された期待値とを比較するための第4論理回路群とを含んで成ることを特徴とする半導体集積回路。

【請求項2】 上記第1論理回路群は、上記パラレル信号に対応する複数の第1フリップフロップ回路と、上記第1フリップフロップ回路の前段に配置された複数の第2フリップフロップ回路と、上記複数の第1フリップフロップ回路から出力される信号のうち、互いに所定のビット数だけ離れた箇所の信号論理を比較してその比較結果を、対応する上記第1フリップフロップ回路又は上記2フリップフロップ回路に供給するためのエクスクルーシブオア回路とを含んで成るこ

とを特徴とする請求項1記載の半導体集積回路。

【請求項3】 上記テストパターン合否判定回路は、上記第4論理回路群からの複数の出力信号のアンド論理を得るアンド回路を含む請求項1又は2記載の 半導体集積回路。

【請求項4】 上記テストパターン合否判定回路は、上記第4論理回路群からの複数の出力信号のアンド論理を得るアンド回路と、上記アンド回路の出力信号をクロック信号に同期して取り込むための第3フリップフロップ回路と、上記第3フリップフロップ回路の出力信号によってセットされるSRラッチ回路とを含んで成る請求項1又は2記載の半導体集積回路。

【請求項5】 上記テストパターン合否判定回路は、上記第4論理回路群からの複数の出力信号のアンド論理を得るアンド回路と、上記アンド回路の出力信号をクロック信号に同期して取り込むための第3フリップフロップ回路と、上記第3フリップフロップ回路の出力信号によってセットされるSRラッチ回路と、上記SRラッチ回路の前段に配置された回路がリセットされてから所定時間経過後に上記SRラッチ回路のリセット状態を解除可能なリセット回路とを含んで成る請求項1又は2記載の半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体集積回路の試験技術に関し、例えば通信用LSIに適用して 有効な技術に関する。

[0002]

【従来の技術】

半導体集積回路の試験には、昭和59年11月30日に株式会社オーム社から発行された「LSIハンドブック(第649頁)」に記載されているように、直流(DC)特性試験、交流(AC)特性試験、及び機能試験が含まれる。DC特性試験には、LSIの外部端子の電圧や外部端子を通過する電流をDC的に測定される。AC特性試験では、入出力端子間の伝搬遅延時間や出力波形の遷移時間、セットアップ時間、ホールド時間、最小クロックパルス幅、最大動作周波数な

どの測定が含まれる。また、機能試験は、LSIに規定の動作条件を与えたとき、LSIが機能に異常を示さずに動作するか否かを確認するための試験である。この機能試験では、LSIにテストパターンを入力した場合に当該LSIから出力された信号を期待値と比較することによってLSIの機能の良否判定が行われる。そのような機能試験を行うためには、テストパターンを発生するためのパターン発生回路と、LSIから出力された信号を期待値と比較するための比較回路とが必要とされる。LSIにはパターン発生回路や比較回路が内蔵されたものと、内蔵されないものとがある。パターン発生回路や比較回路が内蔵されない場合には、LSIの外部に配置されたパターン発生回路や比較回路が使用される。

[0003]

また、特開平2-19051号公報に記載されているように、送受信機能が正常に機能するか否かをチェックするための自己診断機能を備えたモデム制御装置が知られている。このモデム装置によれば、電源投入時に受信系統制御部と送信系統制御部とのそれぞれのモデム側一端を相互に接続し折り返しループを形成させるスイッチ手段と、このスイッチ手段の動作と同期して折り返し試験用のパターンデータを受信系統制御部の入力側に与えるパターンジェネレータと、このパターンジェネレータが出力するパターンデータと受信系統制御部、スイッチ手段、送信系統制御部を介して折り返される結果とを比較し、当該比較結果を制御部に伝えるチェッカとが設けられている。

[0004]

【発明が解決しようとする課題】

LSIのクロック周波数が高くなると、特に通信用LSIなどのように、n個のチャンネルを持ち、その多重化処理を行うようなLSIにおいては、パターン発生回路から出力された信号をチャンネル数(n個)に振り分ける必要があることから、パターン発生回路において実際に発生されるパターン信号の周波数は、LSIの試験において必要とされるテストパターンのn倍の周波数で発振させる必要がある。このため、LSIのクロック周波数が高くなればなるほど、それに対応するパターン発生回路の設計は困難とされる。さらに、テストパターンの受信側では、信号の比較において信号の同期が必要とされるが、動作クロックの周

波数が高くなると、この信号の同期をとることも困難になる。

[0005]

また、特開平2-19051号では、各ブロック内の詳細な構成は示されていないが、パターンジェネレータで発生された信号を受信系統制御部へ供給するとともに、送信系統制御部の出力信号との比較のためのチェッカーへも供給する必要がある。

[0006]

本発明の目的は、半導体集積回路の試験を容易にしかも安価に行うための技術を提供することにある。

[0007]

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

[0008]

【課題を解決するための手段】

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下 記の通りである。

[0009]

すなわち、入力された複数チャネル分のパラレル信号をシリアル信号に変換して出力するための送信回路と、入力されたシリアル信号をパラレル信号に変換して出力するための受信回路と、上記送信回路に供給されるテストパターン信号を発生するためのテストパターン発生回路と、上記パターン発生回路によって発生されたテストパターン信号を上記送信回路に選択的に供給するための第1セレクタと、上記送信回路の出力信号を上記受信回路に選択的に取り込むための第2セレクタと、上記受信回路の出力信号からテストパターンの誤りを検出するためのテストパターン合否判定回路とを含んで半導体集積回路が構成されるとき、テストパターン発生回路は、上記パラレル信号に対応する複数チャネル分のランダムパターンを発生するための第1論理回路群を含んで成り、上記テストパターン合否判定回路は、上記受信回路から先に出力された複数チャネル分のパラレル信号を保持可能な第2論理回路群と、上記第2論理回路群の保持信号に基づいて、上

記受信回路から新たに出力されるパラレル信号の期待値を生成するための第3論理回路群と、上記受信回路から現在取り込まれた複数チャネル分のパラレル信号と上記第3論理回路群で生成された期待値とを比較するための第4論理回路群とを含んで成る。

[0010]

上記の手段によれば、テストパターン発生回路及びテストパターン合否判定回 路が半導体集積回路に内蔵されていることから、高価なテストパターン発生回路 やテストパターン合否判定回路をチップの外部に用意する必要がないので、半導 体集積回路の製造コストの低減を図ることができる。そして、テストパターン発 生回路は、上記パラレル信号に対応する複数チャネル分のランダムパターンを発 生するための第1論理回路群を含むことから、テストパターン発生回路で発生さ れたテストパターンをパラレル形式で上記送信回路に供給することができ、その ため、パターン発生回路から出力された信号をチャンネル数(n個)に振り分け る必要がなくなる。このことから、パターン発生回路において実際に発生される テストパターン信号の周波数は、半導体集積回路の試験において必要とされるテ ストパターンの周波数で十分となる。さらに、上記受信回路から先に出力された 複数チャネル分のパラレル信号を保持可能な第2論理回路群と、上記第2論理回 路群の保持信号に基づいて、上記受信回路から新たに出力されるパラレル信号の 期待値を生成するための第3論理回路群と、上記受信回路から現在取り込まれた 複数チャネル分のパラレル信号と上記第3論理回路群で生成された期待値とを比 較するための第4論理回路群とを含んで、上記テストパターン合否判定回路を構 成することにより、上記テストパターン合否判定のための期待値として、パター ン発生回路からの出力信号を取り込む必要が無くなり、信号比較において当該信 号の同期が不要となる。このことが、半導体集積回路における試験の容易化を達 成する。

[0011]

上記パラレル信号に対応する複数の第1フリップフロップ回路と、上記第1フリップフロップ回路の前段に配置された複数の第2フリップフロップ回路と、上記複数の第1フリップフロップ回路から出力される信号のうち、所定のビット数

だけ離れた箇所の信号論理を比較してその比較結果を、対応する上記第1フリップフロップ回路又は上記2フリップフロップ回路に供給するためのエクスクルーシブオア回路とを含んで上記第1論理回路群を構成することにより、上記パラレル信号に対応する複数チャネル分のランダムパターンを容易に発生させることができる。

[0012]

さらに、上記第4論理回路群からの複数の出力信号のアンド論理を得るアンド 回路を上記テストパターン合否判定回路に設けることにより、上記テストパター ン合否判定結果のビット数の低減を図ることができる。

[0013]

上記第4論理回路群からの複数の出力信号のアンド論理を得るアンド回路と、上記アンド回路の出力信号をクロック信号に同期して取り込むための第3フリップフロップ回路と、上記第3フリップフロップ回路の出力信号によってセットされるSR(セット・リセット)ラッチ回路とを含んで上記テストパターン合否判定回路を構成することにより、SRラッチ回路が上記第3フリップフロップ回路の出力信号によってセットされた後において、上記テストパターン合否判定結果が、その後の第3フリップフロップ回路の出力信号によって破壊されるのを防止することができる。

[0014]

上記SRラッチ回路の前段に配置された回路がリセットされてから所定時間経過後に上記SRラッチ回路のリセット状態を解除可能なリセット回路とを設けることにより、不所望な論理が上記SRラッチ回路に保持されるのを排除することができる。

[0015]

【発明の実施の形態】

図1には本発明にかかる半導体集積回路の一例である通信用LSIが示される

[0016]

図1に示される通信用LSI20は、特に制限されないが、公知の半導体集積

回路製造技術により、例えば単結晶シリコン基板のような一つの半導体基板に形成される。

[0017]

通信用LSI20は、特に制限されないが、高速光通信におけるトランシーバ に内蔵されるもので、送信回路12と受信回路14とが設けられている。

[0018]

送信回路12は、n(nは正の整数を意味する)個の送信側入力端子T1-1~T1-nを介して外部から入力された送信側データ(パラレル形式)を多重化することによりシリアル形式に変換して送信する機能を有する。送信回路12の出力データ(シリアル形式)は送信側出力端子T4を介して外部出力される。

[0019]

受信回路12は、受信側入力端子T5を介して外部から入力されたシリアルデータをパラレルデータに変換して出力する機能を有する。受信回路15の出力データ (パラレル形式) は受信側出力端子T2-1~T2-nを介して外部出力される。

[0020]

高速光通信におけるトランシーバにおいて、送信側出力端子T4や受信側入力端子T5は、図示されない送受信回路に結合される。この送受信回路には、上記送信側出力端子T4からの出力データに基づいてレーザ光を変調するための光変調回路や、光ファイバを介して入射されたレーザ光を電気信号に変換するための受光素子などが含まれる。上記受光素子によって得られた電気信号が上記受信側入力端子T5を介して受信回路15に伝達される。送信側入力端子には、前段の多重化回路が結合され、この多重化回路からの多重化信号が送信側入力端子T1-1~T1-nを介してチップ内に取り込まれる。そして、受信側出力端子T2-1~T2-nには後段の分離回路が設けられ、上記受信回路15からのn個の出力データのそれぞれが上記後段の分離回路において分離される。

[0021]

テストモード信号TESTを取り込むためのテストモード信号入力端子T6が 設けられる。このテストモード信号入力端子T6を介して入力されるテストモー ド信号TESTがローレベルの場合、通信用LSI20は通常動作状態とされる。これに対してテストモード信号TESTがハイレベルの場合、通信用LSI20はテストモード状態とされる。

[0022]

次に、上記通信用LSI20の自己診断を可能とする回路構成について説明する。

[0023]

通信用LSI20の自己診断を可能とするため、セレクタ11-1~11n, 14、テストパターン発生回路13、及びテストパターン合否判定回路16が設けられる。

[0024]

テストパターン発生回路13は、特に制限されないが、送信回路12から供給 されるクロック信号CLOCKに基づいて、国際電気通信連合ITU-T O1 51, O153において評価用勧告とされるPN系列(PRBS; Pseudo Random Bit Sequence)のランダムパターンを発生する。

[0025]

セレクタ11-1~11-nは、送信側入力端子T1-1~T1-nを介して入力されたデータと、テストパターン発生回路13から出力されたテストパターンデータとをテストモード信号TESTに応じて選択的に送信回路12に伝達する機能を有する。特に制限されないが、セレクタ11-1~11-nは、テストモード信号TESTがローレベルの場合には、送信側入力端子T1-1~T1-nを介して入力されたデータを送信回路12に伝達し、テストモード信号TESTがハイレベルの場合には、テストパターン発生回路13の出力データを送信回路12に伝達する。

[0026]

セレクタ14は、テストモード信号TESTに応じて、受信側データ入力端T5を介して入力されたデータと送信回路12の出力信号とを選択的に受信回路15に伝達する機能を有する。特に制限されないが、セレクタ14は、テストモード信号TESTがローレベルの場合には、受信側データ入力端子T5を介して入

力されたデータを選択的に受信回路15に伝達し、テストモード信号TESTが ハイレベルの場合には、送信回路12の出力データを選択的に受信回路15に伝 達する。

[0027]

テストパターン合否判定回路 1 6 は、回路が正常動作しているか否かを、受信回路 1 5 から出力されたテストパターンデータに基づいて判定する機能を有する。この判定は、受信回路 1 5 から伝達されたクロック信号 C L O C K に応じて動作される。テストパターン合否判定回路 1 6 の判定結果は、テスト結果出力端子 T 3 を介して外部出力される。

[0028]

次に、各部の詳細について説明する。

[0029]

図2にはテストパターン発生回路13の構成例が示される。

[0030]

図2に示されるテストパターン発生回路13は、特に制限されないが、PN系列31段の構成とされ、31個のフリップフロップ回路201~231と、16個のエクスクルーシブオア回路241~255とが結合されて成る。フリップフロップ回路216~231からはパラレル形式の出力データDout01~Dout16が得られる。フリップフロップ回路216~230の前段にはフリップフロップ回路201~215が配置され、このフリップフロップ回路201~215の出力信号が後段のフリップフロップ回路216~230に取り込まれる。

[0031]

エクスクルーシブオア回路241は、出力データDout02と出力データDout05とのエクスクルーシブオア論理を求め、それを後段のフリップフロップ回路201に供給する。エクスクルーシブオア回路242は、出力データDout03と出力データDout06とのエクスクルーシブオア論理を求め、それを後段のフリップフロップ回路202に供給する。エクスクルーシブオア回路243は、出力データDout04と出力データDout07とのエクスクルーシブオア論理を求め、それを後段のフリップフロップ回路203に供給する。エク

スクルーシブオア回路244は、出力データDout05と出力データDout 08とのエクスクルーシブオア論理を求め、それを後段のフリップフロップ回路 204に供給する。エクスクルーシブオア回路245は、出力データDout೦ 6と出力データDout09とのエクスクルーシブオア論理を求め、それを後段 のフリップフロップ回路205に供給する。エクスクルーシブオア回路246は 、出力データDout07と出力データDout10とのエクスクルーシブオア 論理を求め、それを後段のフリップフロップ回路206に供給する。エクスクル ーシブオア回路247は、出力データDout08と出力データDout11と のエクスクルーシブオア論理を求め、それを後段のフリップフロップ回路207 に供給する。エクスクルーシブオア回路248は、出力データDout09と出 力データDout12とのエクスクルーシブオア論理を求め、それを後段のフリ ップフロップ回路208に供給する。エクスクルーシブオア回路249は、出力 データDout10と出力データDout13とのエクスクルーシブオア論理を 求め、それを後段のフリップフロップ回路209に供給する。エクスクルーシブ オア同路250は、出力データDout11と出力データDout14とのエク スクルーシブオア論理を求め、それを後段のフリップフロップ回路210に供給 する。エクスクルーシブオア回路251は、出力データDout12と出力デー タDout15とのエクスクルーシブオア論理を求め、それを後段のフリップフ ロップ回路211に供給する。エクスクルーシブオア回路252は、出力データ Dout13と出力データDout16とのエクスクルーシブオア論理を求め、 それを後段のフリップフロップ回路212に供給する。エクスクルーシブオア回 路253は、出力データDout14とフリップフロップ回路201の出力デー タとのエクスクルーシブオア論理を求め、それを後段のフリップフロップ回路 2 13に供給する。エクスクルーシブオア回路254は、出力データDout15 とフリップフロップ回路202の出力データとのエクスクルーシブオア論理を求 め、それを後段のフリップフロップ回路214に供給する。エクスクルーシブオ ア回路255は、出力データDout16とフリップフロップ回路203の出力 データとのエクスクルーシブオア論理を求め、それを後段のフリップフロップ回 路215に供給する。エクスクルーシブオア回路256は、出力データDout

01と出力データDout 04とのエクスクルーシブオア論理を求め、それを後 段のフリップフロップ回路231に供給する。

[0032]

上記フリップフロップ回路 201~215, 216~231は、クロック信号 CLOCKに同期動作される。また、上記フリップフロップ回路 201~215, 216~231は、テストモード信号 TESTがローレベルの場合にリセット 状態とされ、テストモード信号 TESTがハイレベルの場合にリセット状態が解除され、テストパターンが発生される。このリセットにより、上記フリップフロップ回路 201~215, 216~231の初期値は、論理値"1"とされる。

[0033]

ここで、フリップフロップ回路 $2 \ 0 \ 1 \sim 2 \ 3 \ 1$ 、エクスクルーシブオア回路 $2 \ 4 \ 1 \sim 2 \ 5 \ 6$ が、本発明における第 1 論理回路群の一例とされる。

[0034]

図3にはテストパターン合否判定回路16の構成例が示される。

[0035]

受信回路15から伝達された入力データDin01~Din16が取り込まれるフリップフロップ回路301~316が設けられる。フリップフロップ回路302~316の出力信号が伝達されるフリップフロップ回路317~331が配置される。このフリップフロップ回路317~331が配置される。このフリップフロップ回路317~331が配置される。このフリップフロップ回路317~331は、上記テストパターン発生回路13におけるフリップフロップ回路201~231(図2参照)に対応し、エクスクルーシブオア回路341~356は、上記テストパターン発生回路13におけるエクスクルーシブオア回路241~256に対応する(図2参照)。

[0036]

エクスクルーシブオア回路 3 4 1 は、フリップフロップ回路 3 1 7 の出力信号 とフリップフロップ回路 3 2 0 の出力信号とのエクスクルーシブオア論理を求め 、それを後段のエクスクルーシブノア回路 3 6 1 に供給する。エクスクルーシブ

オア回路342は、フリップフロップ回路318の出力信号とフリップフロップ 回路321の出力信号とのエクスクルーシブオア論理を求め、それを後段のエク スクルーシブノア回路362に供給する。エクスクルーシブオア回路343は、 フリップフロップ回路319の出力信号とフリップフロップ回路322の出力信 号とのエクスクルーシブオア論理を求め、それを後段のエクスクルーシブノア回 路363に供給する。エクスクルーシブオア回路344は、フリップフロップ回 路320の出力信号とフリップフロップ回路323の出力信号とのエクスクルー シブオア論理を求め、それを後段のエクスクルーシブノア回路364に供給する 。エクスクルーシブオア回路345は、フリップフロップ回路321の出力信号 とフリップフロップ回路324の出力信号とのエクスクルーシブオア論理を求め 、それを後段のエクスクルーシブノア回路365に供給する。エクスクルーシブ オア回路346は、フリップフロップ回路322の出力信号とフリップフロップ 回路325の出力信号とのエクスクルーシブオア論理を求め、それを後段のエク スクルーシブノア回路366に供給する。エクスクルーシブオア回路347は、 フリップフロップ回路323の出力信号とフリップフロップ回路326の出力信 号とのエクスクルーシブオア論理を求め、それを後段のエクスクルーシブノア回 路367に供給する。エクスクルーシブオア回路348は、フリップフロップ回 路324の出力信号とフリップフロップ回路327の出力信号とのエクスクルー シブオア論理を求め、それを後段のエクスクルーシブノア回路368に供給する 。エクスクルーシブオア回路349は、フリップフロップ回路325の出力信号 とフリップフロップ回路328の出力信号とのエクスクルーシブオア論理を求め 、それを後段のエクスクルーシブノア回路369に供給する。エクスクルーシブ オア回路350は、フリップフロップ回路326の出力信号とフリップフロップ 回路329の出力信号とのエクスクルーシブオア論理を求め、それを後段のエク スクルーシブノア370に供給する。エクスクルーシブオア回路351回路は、 フリップフロップ回路327の出力信号とフリップフロップ回路330の出力信 号とのエクスクルーシブオア論理を求め、それを後段のエクスクルーシブノア回 路371に供給する。エクスクルーシブオア回路352は、フリップフロップ回 路328の出力信号とフリップフロップ回路331の出力信号とのエクスクルー

シブオア論理を求め、それを後段のエクスクルーシブノア回路372に供給する エクスクルーシブオア回路353は、フリップフロップ回路329の出力信号 とフリップフロップ回路301の出力信号とのエクスクルーシブオア論理を求め 、それを後段のエクスクルーシブノア373に供給する。エクスクルーシブオア 回路354は、フリップフロップ回路330の出力信号とフリップフロップ回路 302の出力信号とのエクスクルーシブオア論理を求め、それを後段のエクスク ルーシブノア374に供給する。エクスクルーシブオア回路355は、フリップ フロップ回路331の出力信号とフリップフロップ回路303の出力信号とのエ クスクルーシブオア論理を求め、それを後段のエクスクルーシブノア375に供 給する。エクスクルーシブオア回路356は、フリップフロップ回路301の出 力信号とフリップフロップ回路304の出力信号とのエクスクルーシブオア論理 を求め、それを後段のエクスクルーシブノア376に供給する。エクスクルーシ ブノア回路361は、新たに入力されたデータDin01と、エクスクルーシブ オア回路341の出力信号とのエクスクルーシブノア論理を求め、それを後段の アンド回路381に供給する。エクスクルーシブノア回路362は、新たに入力 されたデータDin02と、エクスクルーシブオア回路342の出力信号とのエ クスクルーシブノア論理を求め、それを後段のアンド回路381に供給する。エ クスクルーシブノア回路363は、新たに入力されたデータDin03と、エク スクルーシブオア回路343の出力信号とのエクスクルーシブノア論理を求め、 それを後段のアンド回路381に供給する。エクスクルーシブノア回路364は 、新たに入力されたデータDin04と、エクスクルーシブオア回路344の出 力信号とのエクスクルーシブノア論理を求め、それを後段のアンド回路381に 供給する。エクスクルーシブノア回路365は、新たに入力されたデータDin 05と、エクスクルーシブオア回路345の出力信号とのエクスクルーシブノア 論理を求め、それを後段のアンド回路381に供給する。エクスクルーシブノア 回路366は、新たに入力されたデータDin06と、エクスクルーシブオア回 路346の出力信号とのエクスクルーシブノア論理を求め、それを後段のアンド 回路381供給する。エクスクルーシブノア回路367は、新たに入力されたデ ータDin07と、エクスクルーシブオア回路347の出力信号とのエクスクル ーシブノア論理を求め、それを後段のアンド回路381に供給する。エクスクル ーシブノア回路368は、新たに入力されたデータDin08と、エクスクルー シブオア回路348の出力信号とのエクスクルーシブノア論理を求め、それを後 段のアンド回路381に供給する。エクスクルーシブノア回路369は、新たに 入力されたデータDin09と、エクスクルーシブオア回路349の出力信号と のエクスクルーシブノア論理を求め、それを後段のアンド回路381に供給する 。エクスクルーシブノア回路369は、新たに入力されたデータDin09と、 エクスクルーシブオア回路349の出力信号とのエクスクルーシブノア論理を求 め、それを後段のアンド回路381に供給する。 エクスクルーシブノア回路3 70は、新たに入力されたデータDin10と、エクスクルーシブオア回路35 0の出力信号とのエクスクルーシブノア論理を求め、それを後段のアンド回路3 81に供給する。エクスクルーシブノア回路371は、新たに入力されたデータ Dinllと、エクスクルーシブオア回路351の出力信号とのエクスクルーシ ブノア論理を求め、それを後段のアンド回路381に供給する。エクスクルーシ ブノア同路372は、新たに入力されたデータDin12と、エクスクルーシブ オア回路352の出力信号とのエクスクルーシブノア論理を求め、それを後段の アンド回路381に供給する。エクスクルーシブノア回路373は、新たに入力 されたデータDin13と、エクスクルーシブオア回路353の出力信号とのエ クスクルーシブノア論理を求め、それを後段のアンド回路381に供給する。エ クスクルーシブノア回路374は、新たに入力されたデータDin14と、エク スクルーシブオア回路354の出力信号とのエクスクルーシブノア論理を求め、 それを後段のアンド回路381に供給する。エクスクルーシブノア回路375は 、新たに入力されたデータDin15と、エクスクルーシブオア回路355の出 力信号とのエクスクルーシブノア論理を求め、それを後段のアンド回路381に 供給する。エクスクルーシブノア回路376は、新たに入力されたデータDin 16と、エクスクルーシブオア回路356の出力信号とのエクスクルーシブノア 論理を求め、それを後段のアンド回路381に供給する。

[0037]

フリップフロップ回路301~331は、受信回路15から供給されるクロッ

ク信号CLOCKに同期して動作される。また、フリップフロップ回路301~331は、テストモード信号TESTがローレベルの場合にリセット状態とされ、テストモード信号TESTがローレベルからハイレベルに遷移されることでリセット状態が解除される。このリセットによりフリップフロップ回路301~331の初期値は論理値"1"とされる。

[0038]

フリップフロップ回路301~331によって保持されたデータ(先に入力されたデータ)がエクスクルーシブオア回路341~356で論理演算されることで、テストパターン発生回路13から現在出力されるデータDout01~Dout16に等しいデータが得られる。それは、テストモードにおいてテストパターン発生回路13から所定のランダムパターンデータが送信回路12に供給された場合に、受信回路15から出力されるパターンデータの期待値とされ、それがエクスクルーシブノア回路361~376において、入力データDin01~Din16と比較されることによってテストパターンの合否判定が行われる。入力データDin01~Din16の全ビットが、対応する期待値(エクスクルーシブオア回路341~356)と一致する場合には、エクスクルーシブノア回路361~376の全てがハイレベルとなるため、アンド回路381の出力論理はハイレベルとされる。

[0039]

これに対して、入力データDin01~Din16のうち、一つでも期待値(エクスクルーシブオア回路341~356)と一致しないビットがある場合には、それは、送信回路12あるいは受信回路15の故障を意味する。この場合、エクスクルーシブノア回路361~376の全てがハイレベルとならないため、アンド回路381の出力端子はローレベルとされる。これにより、SRラッチ回路384がセットされ、当該SRラッチ回路384の出力信号はローレベルに固定される。SRラッチ回路384の出力信号がローレベルに固定されたことは、図示されない信号伝達経路を介して外部出力、あるいはホストシステムに伝達される。上記SRラッチ回路384は、一度セットされると、リセット回路383によってリセットされない限り、出力論理が固定されているため、その後のアンド

回路381の出力信号がハイレベルになったとしても、それによってSRラッチ 回路384の出力論理が変化されることはない。

[0040]

リセット回路 383 は、テストモード信号TESTがローレベルの場合に、SRラッチ回路 384 をリセットし、テストモード信号TESTがローレベルからハイレベルに遷移されてから所定時間経過後に、SRラッチ回路 384 のリセット信号をローレベルからハイレベルに遷移させることでSRラッチ回路 384 のリセット状態を解除する。このようにSRラッチ回路 384 のリセット解除を遅延させるのは次の理由による。

[0041]

すなわち、テストモード信号TESTがローレベルからハイレベルに遷移された直後は回路動作が不安定であるため、フリップフロップ回路301~331、エクスクルーシブオア回路341~356、エクスクルーシブノア回路361~376、アンド回路381などの論理が確定された後に、SRラッチ回路384のリセット状態を解除することにより、不所望な信号によってSRラッチ回路384がセットされないようにしている。

[0042]

ここで、フリップフロップ回路301~331が本発明における第2論理回路群の一例とされ、エクスクルーシブオア回路341~356が本発明における第3論理回路の一例とされ、エクスクルーシブノア回路361~376が本発明における第4論理回路群の一例とされる。

[0043]

図4には、上記通信用LSI20の比較対象とされる回路が示される。

[0044]

図4に示される通信用LSI40が、図1に示される通信用LSI20と大きく相違するのは、テストパターン発生回路13、セレクタ11-1~11-n, 14、及びテストパターン合否判定回路16が内蔵されない点である。このため、通信用LSI40の試験を行う場合、当該通信用LSI40には、パターン発生装置41,43やパターン判定装置42,44が結合される。パターン発生装

置41で発生されたテストパターン(ランダムパターン)データが送信側入力端子T1-1~T1-nを介して送信回路12に伝達され、その場合に当該送信回路12から出力されたパターンデータが送信側出力端子T4を介してパターン判定装置42に入力され、そこで期待値と比較されることによって、パターンデータの合否判定が行われる。同様に、パターン発生装置43で発生されたテストパターン(ランダムパターン)データが受信側入力端子T5を介して受信回路15に伝達され、その場合に当該受信回路15から出力されたパターンデータが受信側出力端子T2-1~T2-nを介してパターン判定装置44に入力され、そこで期待値と比較されることによって、パターンデータの合否判定が行われる。

[0045]

図5には、上記パターン発生装置41の構成例が示される。

[0046]

上記パターン発生装置41は、PN31段のテストパターンを発生するもので 、図5に示されるように、31個のフリップフロップ回路501~531、エク スクルーシブオア回路540、及びでマルチプレクサ541が結合されて成る。 上記31個のフリップフロップ回路501~531は直列接続される。フリップ フロップ回路528の出力信号とフリップフロップ回路531の出力信号とのエ クスクルーシブオア論理がエクスクルーシブオア回路540で求められ、それが フリップフロップ回路501の入力端子に伝達される。フリップフロップ回路5 01~531はクロック信号CLOCKに同期動作され、リセット信号RESE Tによってリセットされるこのリセットにより、フリップフロップ回路501~ 531の初期値は論理値"1"とされる。送信回路12が複数の入力チャンネル 数を有するため、フリップフロップ回路531の出力信号が後段のデマルチプレ クサ541に伝達され、そこで、1:nに分離されることでパラレル形式のテス トパターンデータが得られる。このテストパターンデータが送信回路12に伝達 される。1:nに分離されることから、テストパターンのn倍の周波数でPNパ ターンを生成する必要があり、例えば半導体集積回路20の使用周波数が100 MHzを越えるような髙い周波数の場合には、回路設計が困難になる。

[0047]

図6には上記パターン判定装置44の構成例が示される。

[0048]

パターン判定装置44は、31個のフリップフロップ回路601~631、マルチプレクサ641、同期回路642、エクスクルーシブオア回路643,644が結合されて成る。フリップフロップ回路628の出力信号とフリップフロップ回路631の出力信号とのエクスクルーシブオア論理がエクスクルーシブオア643によって求められ、その結果がフリップフロップ回路601に伝達される。受信回路15から出力された信号がマルチプレクサ641に入力され、ここn:1のシリアル形式に変換される。上記マルチプレクサ641の出力信号と、フリップフロップ回路631の出力信号とが、エクスクルーシブオア回路631で比較され、その比較結果が合否判定結果の出力とされる。このエクスクルーシブオア回路631での論理比較において、フリップフロップ回路631の出力信号は、マルチプレクサ641の出力信号に同期している必要があるため、フリップフロップ回路631の出力信号を、マルチプレクサ641の出力信号に同期させるための同期回路642が不可欠とされる。しかしながら、半導体集積回路40のn倍の周波数でパターン判定装置44を動作させる必要があり、かかる場合、特に同期回路624の設計が困難になる。

[0049]

これに対して、図1に示される通信用LSI20においては、以下の作用効果 を得ることができる。

[0050]

(1) テストパターン発生回路13及びテストパターン合否判定回路16が半導体集積回路に内蔵されていることから、テストパターン発生回路13やテストパターン合否判定回路16をチップの外部に用意する必要がなくなる。このため、通信用LSIの製造コストの低減を図ることができる。また、所定のランダムパターンを発生するための第1論理回路群と、上記第1論理回路群から引き出され、上記ランダムパターンをn分割してパラレル出力可能な出力端子群とを含んで上記テストパターン発生回路13を構成することにより、テストパターン発生回路13で発生されたテストパターンをパラレル形式で上記送信回路12に供給

することができるため、パターン発生回路13から出力された信号をチャンネル数 (n個)に振り分ける必要がなくなる。このことから、テストパターン発生回路13において実際に発生されるパターン信号の周波数は、半導体集積回路20の試験において必要とされるテストパターンの周波数で良く、デマルチプレクサによるパターンデータの振り分けを考慮して、n倍の周波数でテストパターンを発生させる必要がないため、回路設計の容易化、さらには半導体集積回路の試験の容易化を図ることができる。

[0051]

(2) テストパターン発生回路13において、パラレル信号に対応する複数のフリップフロップ回路216~231と、このフリップフロップ回路216~231の前段に配置された複数のフリップフロップ回路201~215と、上記複数のフリップフロップ回路216~231から出力される信号のうち、3ビット離れた箇所の信号論理を比較してその比較結果を、対応する上記フリップフロップ回路201~215,231に供給するためのエクスクルーシブオア回路241~256とを設けることにより、パラレル信号に対応する複数チャネル分のランダムパターンを容易に発生させることができる。

[0052]

(3) テストパターン合否判定回路16において、エクスクルーシブノア回路361~376からの複数の出力信号のアンド論理を得るアンド回路381を設けることにより、上記テストパターン合否判定結果のビット数の低減を図ることができる。

[0053]

(4) テストパターン合否判定回路16において、アンド回路381の出力信号をクロック信号に同期して取り込むためのフリップフロップ回路382と、このフリップフロップ回路382の出力信号によってセットされるSRラッチ回路384とを設けることにより、SRラッチ回路384がフリップフロップ回路382の出力信号によってセットされた後において、テストパターン合否判定結果が、その後のフリップフロップ回路382の出力信号によって破壊されるのを防止することができる。

[0054]

(5) テストパターン合否判定回路16において、上記SRラッチ回路384の前段に配置された回路が、テスト信号TESTによってリセットされてから所定時間経過後にSRラッチ回路384のリセット状態を解除可能なリセット回路383を設けることにより、不所望な論理が上記SRラッチ回路384に保持されるのを排除することができる。

[0055]

(6) テストパターン合否判定回路16においては、受信回路15の出力信号に基づいて期待値を得ることができるため、テストパターン発生回路13によって発生されたテストパターン信号を期待値としてテストパターン合否判定回路16に取り込む必要がない。このため、テストパターン発生回路13からテストパターン信号をテストパターン合否判定回路16に供給するための信号伝達経路が不要とされる。また、テストパターン合否判定回路16における信号比較においては、テストパターン発生回路13との関係で信号の同期をとる必要が無い。

[0056]

以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限 定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは いうまでもない。

[0057]

例えば、上記の例ではPN31段のテストパターンを発生するようにしたが、 それ限定されるものではなく、例えばPN23段などに変更することができる。

[0058]

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である通信用LSIに適用した場合について、それに限定されるものではなく、各種半導体集積回路に広く適用することができる。

[0059]

本発明は、少なくとも論理回路を含むことを条件に適用することができる

[0060]

【発明の効果】

本願において開示される発明のうち代表的なものによって得られる効果を簡単 に説明すれば下記の通りである。

[0061]

すなわち、テストパターン発生回路及びテストパターン合否判定回路が半導体 集積回路に内蔵されていることから、テストパターン発生回路やテストパターン 合否判定回路をチップの外部に用意する必要がなくなる。また、所定のランダム パターンを発生するための第1論理回路群と、上記第1論理回路群から引き出さ れ、上記ランダムパターンを n 分割してパラレル出力可能な出力端子群とを含ん で上記テストパターン発生回路を構成することにより、テストパターン発生回路 で発生されたテストパターンをパラレル形式で上記送信回路に供給することがで きるため、パターン発生回路から出力された信号をチャンネル数 (n個) に振り 分ける必要がなくなる。このことから、パターン発生回路において実際に発生さ れるパターン信号の周波数は、半導体集積回路の試験において必要とされるテス トパターンの周波数で良く、それによって、半導体集積回路の試験の容易化を図 ることができる。

【図面の簡単な説明】

【図1】

本発明にかかる半導体集積回路の一例である通信用LSIの構成例ブロック図である。

【図2】

上記通信用LSIにおけるテストパターン発生回路の構成例回路図である。

【図3】

上記通信用LSIにおけるテストパターン合否判定回路の構成例回路図である

【図4】

図1に示される通信用LSIの比較対象とされるLSIの試験説明図である。

【図5】

図4に示されるLSIに含まれるパターン発生回路の構成例回路図である。

【図6】


図4に示されるLSIに含まれるパターン判定装置の構成例回路図である。

【符号の説明】


- 11-1~11-n, 14 セレクタ
- 12 送信回路
- 13 テストパターン発生回路
- 15 受信回路
- 16 テストパターン合否判定回路
- 20 通信用LSI
- 201~231 フリップフロップ回路
- 241~256 エクスクルージブオア回路
- 301~331, 382 フリップフロップ回路
- 341~356 エクスクルージブオア回路
- 361~376 エクスクルージブノア回路
- 383 リセット回路
- 384 SRラッチ回路

【書類名】 図面


【図1】




【図2】




【図3】




【図4】







【図6】



【書類名】

要約書

【要約】

【課題】 半導体集積回路の試験の容易化を図る。

【解決手段】 テストパターン発生回路(13)において、パラレル信号に対応する複数チャネル分のランダムパターンを発生するための第1論理回路群を設け、テストパターン発生回路で発生されたテストパターンをパラレル形式で送信回路(12)に供給する。受信回路(15)から先に出力された複数チャネル分のパラレル信号を保持可能な第2論理回路群と、この保持信号に基づいて、上記受信回路から新たに出力される信号の期待値を生成する第3論理回路群と、受信回路から現在取り込まれたパラレル信号と上記期待値とを比較する第4論理回路群とを含んでテストパターン合否判定回路を構成することにより、上記信号比較における信号同期を不要とする。

【選択図】

図 1

出願人履歴情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名

株式会社日立製作所